Valutazione delle prestazioni dell'architettura SRAM 3D con TSV coassiale [Italian]

By S L Divya and R Arun Prasath

L'impilamento 3D dei dispositivi logici e di memoria essenziale per mantenere valida la legge di Moore. Nell'integrazione 3D, i dispositivi di memoria possono essere impilati sopra i processori. L'architettura di memoria 3D basata su TSV consente il riutilizzo dei die logici con pi livelli di memoria. La memoria 3D convenzionale soffre di overhead in termini di velocit , potenza e rendimento a causa del grande carico parassita del TSV e delle variazioni PVT tra i livelli. Al fine di superare queste limitazioni, questo documento introduce il progetto fisico di un'architettura semi master-slave (SMS) di SRAM 3D che fornisce un'interfaccia logica-SRAM a carico costante tra vari livelli impilati e un'elevata tolleranza alle variazioni PVT tra i livelli. Lo schema SMS combinato con un TSV differenziale auto-temporizzato (STDT) che impiega uno schema di tracciamento del carico TSV per ottenere una piccola oscillazione di tensione TSV per sopprimere i sovraccarichi di potenza e velocit della comunicazione del segnale TSV cross-layer derivanti da grandi carichi parassiti TSV nei progetti UMCP con livelli impilati scalabili e IO ampio. Ci fornisce una piattaforma di capacit di memoria universale.

• Format: Paperback
• Language: Italian
• ISBN: 6209286801
• ISBN13: 9786209286803
• Release Date: November 2025
• Publisher: Edizioni Sapienza
• Length: 72 Pages
• Weight: 0.24 lbs.
• Dimensions: 9.0" x 0.2" x 6.0"