Évaluation des performances de l'architecture SRAM 3D utilisant des TSV coaxiaux [French]

By R Arun Prasath and S L Divya

L'empilement 3D des dispositifs logiques et m moire est essentiel pour que la loi de Moore continue de s'appliquer. Dans l'int gration 3D, les dispositifs m moire peuvent tre empil s au-dessus des processeurs. L'architecture m moire 3D bas e sur les TSV permet de r utiliser les puces logiques avec plusieurs couches m moire. Les m moires 3D conventionnelles souffrent de probl mes de vitesse, de puissance et de rendement en raison de la charge parasite importante des TSV et des variations PVT entre les couches. Afin de surmonter ces limitations, cet article pr sente la conception physique d'une architecture semi-ma tre-esclave (SMS) de SRAM 3D qui fournit une interface logique-SRAM charge constante entre les diff rentes couches empil es et une tol rance lev e aux variations PVT entre les couches. Le sch ma SMS est combin un TSV diff rentiel auto-synchronis (STDT) utilisant un sch ma de suivi de charge TSV afin d'obtenir une faible variation de tension TSV pour supprimer les surco ts en termes de puissance et de vitesse li s la communication des signaux TSV entre les couches, r sultant des charges parasites TSV importantes dans les conceptions UMCP avec des couches empil es volutives et des E/S larges. Cela fournit une plateforme de capacit de m moire universelle.

• Format: Paperback
• Language: French
• ISBN: 6209274005
• ISBN13: 9786209274008
• Release Date: November 2025
• Publisher: Editions Notre Savoir
• Length: 76 Pages
• Weight: 0.26 lbs.
• Dimensions: 9.0" x 0.2" x 6.0"