Técnicas de design energeticamente eficientes em FPGA [Portuguese]

By Shivani Madhok and Bishwajeet Pandey

Neste livro, projetamos um descodificador de 64 bits, um descodificador habilitado para Internet das Coisas (IoT), um controlador de sem foros com efici ncia energ tica, barreiras autom ticas baseadas em sensores em cruzamentos ferrovi rios p blicos, um sensor de carga m vel usando o padr o LVCMOS IO, um rel gio de pulso biom dico, um leitor Unicode de grego, latim e sindhi, um rel gio digital e um filtro FIR usando Verilog. Al m disso, estamos a utilizar objetivos de design, escala de capacit ncia, escala de frequ ncia, abordagem de design com reconhecimento t rmico, clock gating, escala de tens o, padr es IO LVCMOS, padr es IO HSTL e padr es IO SSTL. Estamos a utilizar os mais recentes FPGA Virtex-6, Kintex-7 e Artix-7 com tecnologia de 28 nm e 40 nm. Estamos a utilizar o XPower Analyzer para estimativa de pot ncia e o Xilinx para simula o de linguagem de descri o de hardware. Em resumo, cobrimos mais de 10 circuitos diferentes e 10 t cnicas diferentes de efici ncia energ tica que ajudar o pesquisadores e estudantes a aprender essas t cnicas e aplic -las em seus pr prios projetos, a fim de criar projetos energeticamente eficientes com Verilog.

• Format: Paperback
• Language: Portuguese
• ISBN: 6200684529
• ISBN13: 9786200684523
• Release Date: January 1
• Publisher: Edicoes Nosso Conhecimento
• Length: 132 Pages
• Weight: 0.41 lbs.
• Dimensions: 0.3" x 6.0" x 9.0"