Realizzazione FPGA del rilevamento dei bordi con l'operatore di Sobel [Italian]

By Sachi Joshi and UPESH PATEL

Nel campo dell'ingegneria, dove richiesto un calcolo intensivo, potrebbe non essere una buona opzione impiegare una CPU ingombrante per i calcoli. Perch utilizza molte pi risorse per il calcolo e per altri scopi. In questi casi possibile realizzare un hardware dedicato per soddisfare i requisiti. Tale hardware pu essere realizzato su FPGA utilizzando HDL. In questo progetto viene proposta, ad esempio, un'applicazione di elaborazione delle immagini. Anche nel campo dell'elaborazione delle immagini il ruolo di FPGA quello di fornire tempi di calcolo pi rapidi. Inoltre, il rilevamento dei bordi un'esigenza fondamentale nel campo dell'elaborazione delle immagini (ad esempio, il riconoscimento delle impronte digitali, la trasmissione di video in diretta, i raggi X e la scansione TC, ecc.) Si propone quindi di implementare su FPGA una tecnica di rilevamento dei bordi che utilizza l'operatore di Sobel. L'algoritmo per questa tecnica sar programmato utilizzando Verilog HDL e la simulazione sar eseguita su Modelsim Simulator. Dopo l'esito positivo della simulazione, l'algoritmo sar sintetizzato su FPGA utilizzando il software di progettazione e sviluppo Xilinx e il progetto sar testato sulla scheda FPGA Xillinx.

• Format: Paperback
• Language: Italian
• ISBN: 6209088805
• ISBN13: 9786209088803
• Release Date: October 2025
• Publisher: Edizioni Sapienza
• Length: 56 Pages
• Weight: 0.19 lbs.
• Dimensions: 0.1" x 6.0" x 9.0"