Prozessvariationstolerante VLSI-Entwürfe [German]

By Vikas Mahor

Dynamische Gatter haben sich beim Entwurf von Hochleistungsmodulen in modernen Mikroprozessoren als hervorragende Wahl erwiesen. Die einzige Einschr nkung dynamischer Gatter ist ihre im Vergleich zu Standard-CMOS-Gattern relativ geringe Rauschmarge. Traditionell wurde dieses Problem durch den Einsatz einer pMOS-Keeper-Schaltung gel st, die den Leckstrom des Pull-down-nMOS-Netzwerks kompensiert. In fr heren Technologieknoten konnte die Keeper-Schaltung die Zuverl ssigkeit der dynamischen Gatter mit nur geringf gigen Leistungseinbu en verbessern. Die aggressive Skalierung der CMOS-Technologie sowie zunehmende Prozessschwankungen haben jedoch die Wirksamkeit des traditionellen Keeper-Ansatzes verringert. Dieses Problem ist bei dynamischen Gates mit breitem Fan-In aufgrund der gro en Anzahl an leckenden nMOS-Bauelementen, die mit dem dynamischen Knoten verbunden sind, noch gravierender. In dieser Arbeit wird ein prozessvariationstolerantes dynamisches OR-Gate mit breitem Fan-In und zwei neuen Keeper-Designs vorgeschlagen, die in der Lage sind, die Konkurrenz zwischen dem Keeper und dem PDN zu verringern und somit die Verlustleistung und die Verz gerung zu reduzieren.

• Format: Paperback
• Language: German
• ISBN: 6209962734
• ISBN13: 9786209962738
• Release Date: April 2026
• Publisher: Verlag Unser Wissen
• Length: 68 Pages
• Weight: 0.23 lbs.
• Dimensions: 0.2" x 6.0" x 9.0"