Projetos VLSI tolerantes a variações de processo [Portuguese]

By Vikas Mahor

As portas din micas t m sido uma excelente escolha no projeto de m dulos de alto desempenho em microprocessadores modernos. A nica limita o das portas din micas a sua margem de ru do relativamente baixa, em compara o com a das portas CMOS padr o. Tradicionalmente, esta quest o tem sido resolvida atrav s da utiliza o de um circuito de reten o pMOS que compensa a corrente de fuga da rede nMOS de pull-down. Nos n s tecnol gicos anteriores, o circuito de reten o conseguia melhorar a fiabilidade das portas din micas com uma penaliza o de desempenho m nima. No entanto, as tend ncias de miniaturiza o agressivas da tecnologia CMOS, juntamente com os n veis crescentes de varia es de processo, reduziram a efic cia da abordagem tradicional de reten o. Este problema mais grave em portas din micas de ampla entrada devido ao grande n mero de dispositivos nMOS com fuga ligados ao n din mico. Neste trabalho, proposta uma porta OR din mica de ampla entrada tolerante a varia es de processo com dois novos designs de mantenedor, capazes de reduzir a conten o entre o mantenedor e a PDN e, consequentemente, de reduzir a dissipa o de energia e o atraso.

• Format: Paperback
• Language: Portuguese
• ISBN: 6209978096
• ISBN13: 9786209978098
• Release Date: April 2026
• Publisher: Edicoes Nosso Conhecimento
• Length: 68 Pages
• Weight: 0.23 lbs.
• Dimensions: 0.2" x 6.0" x 9.0"