Prestazioni e analisi dell'esecuzione di task fuori ordine nei MPSoC [Italian]

Bys: Prasath R., Arun and Kumar P., Ganesh

La struttura di comunicazione tra i sottosistemi pu essere ottimizzata all'inizio del processo di progettazione utilizzando modelli di simulazione a tre diversi livelli di astrazione. Alcuni casi di loop progettuale possono essere evitati utilizzando questo metodo di esplorazione. Con il caso di studio Motion-JPEG, illustriamo l'intero processo di esplorazione della comunicazione passo dopo passo. I risultati sperimentali dimostrano che, rispetto alla simulazione accurata del ciclo, la comunicazione tra sottosistemi pu essere ben ottimizzata e valutata a livelli di astrazione pi elevati. In questo progetto, stata trovata una soluzione per un problema di classificazione utilizzato per ottimizzare l'assegnazione dei pacchetti a diversi percorsi di dati all'interno di un processore di rete System-on-Chip (SoC). Sulla base di una specifica del caso d'uso del nostro classificatore, stato derivato l'Heterogeneous Decision Graph Algorithm (HDGA), un approccio euristico per costruire un classificatore ad albero decisionale che integra risultati di ricerca esterni per alcuni tipi di regole. Abbiamo valutato vari parametri per ottimizzare l'albero decisionale proposto e presentato risultati di simulazione per mostrare la scalabilit di HDGA per problemi di dimensioni tipiche. Il progetto si conclude con i risultati di un'implementazione sulla nostra piattaforma FPGA.

• Format: Paperback
• Language: Italian
• ISBN: 620835384X
• ISBN13: 9786208353841
• Release Date: December 2024
• Publisher: Edizioni Sapienza
• Length: 64 Pages
• Weight: 0.23 lbs.
• Dimensions: 0.1" x 6.0" x 9.0"