Niedrigstromeffizientes Addiererdesign für VLSI [German]

By Manish Jain and Bhagwat Kakde

In diesem Buch wird ein energieeffizienter N herungsaddierer vorgeschlagen, der eine stromsparende und leistungsstarke Addition ohne gravierende Qualit tseinbu en erm glicht. Der vorgeschlagene Addierer f hrt eine fl cheneffiziente N herungslogik ein, die zum Addieren der niederwertigsten Bits des Addierers verwendet wird. Die Effektivit t des Addierers wird im Vergleich zu den bekannten exakten und approximativen Addierern analysiert, indem er in Tanner und MATLABT implementiert wird Die gr te Herausforderung in der modernen VLSI-Technologie ist die Energieeffizienz aufgrund der erh hten Funktionalit t auf einem einzigen Chip. Die Energieeffizienz kann durch die ungenaue Gestaltung von Schaltkreisen f r einen bestimmten Bereich von Anwendungen, die als fehlertolerante Anwendungen bekannt sind, erreicht werden. In diesem Beitrag wird eine energieeffiziente Addierer-Architektur vorgeschlagen, die sowohl bei der Leistung als auch bei der Geschwindigkeit eine enorme Verbesserung erzielt.Die Wirksamkeit des vorgeschlagenen Addierers wird durch die Implementierung der vorgeschlagenen und der bestehenden Addiererarchitektur in MATLAB zur Bewertung der Fehlermetriken und in Tanner zur Bewertung der Designmetriken bewertet. Die Simulationsergebnisse zeigen, dass der vorgeschlagene Addierer bei geringem Genauigkeitsverlust gleichzeitig Leistung, Fl che und Verz gerung erheblich reduziert.

• Format: Paperback
• Language: German
• ISBN: B0FB8K9MDL
• ISBN13: 9786207824076
• Release Date: May 2025
• Publisher: Verlag Unser Wissen
• Length: 52 Pages
• Weight: 0.18 lbs.
• Dimensions: 0.1" x 6.0" x 9.0"