Mise En Oeuvre d'Une Architecture de Base 32 Bits RISC À Haute Performance [French]

By Chandra Shaker Arrabotu, D Ravi Chandan, M Rajani

Ce livre traite de la conception d'un processeur RISC utilisant une architecture en pipeline. Le pipelining en 5 tapes est utilis pour am liorer la vitesse des op rations. Les 5 tapes sont la r cup ration, le d codage, l'ex cution, la m moire et la r criture. Le processus de conception comprend diverses techniques de faible consommation au niveau architectural, ce qui prouve que ces m thodes sont plus efficaces que les techniques de r duction de la consommation au niveau du back-end. Les processeurs embarqu s faible consommation sont utilis s dans une grande vari t d'applications, notamment les voitures, les t l phones, les appareils photo num riques, les imprimantes et d'autres dispositifs de ce type. La raison de leur large utilisation est qu'ils sont petits, qu'ils n'occupent donc pas beaucoup d'espace et que leur fabrication est rentable. La faible consommation d' nergie permet de r duire la dissipation de chaleur, d'allonger la dur e de vie de la batterie et d'augmenter la fiabilit de l'appareil.

• Format: Paperback
• Language: French
• ISBN: 6206245543
• ISBN13: 9786206245544
• Release Date: July 2023
• Publisher: Editions Notre Savoir
• Length: 80 Pages
• Weight: 0.28 lbs.
• Dimensions: 0.2" x 6.0" x 9.0"