Konstrukcja dodatku o niskiej mocy dla VLSI [Polish]

By Bhagwat Kakde and Manish Jain

W niniejszej książce zaproponowano energooszczędny sumator przybliżony, kt ry zapewnia niską moc i wysoką wydajnośc dodawania bez poważnego pogorszenia jakości. Proponowany sumator wprowadza efektywny obszarowo przybliżony uklad logiczny, kt ry jest używany do dodawania najmniej znaczących bit w sumatora. Efektywnośc addera jest analizowana w por wnaniu do dobrze znanych dokladnych i przybliżonych adder w poprzez implementację w Tanner i MATLABT Gl wnym wyzwaniem w nowoczesnej technologii VLSI jest efektywnośc energetyczna ze względu na zwiększoną funkcjonalnośc na pojedynczym chipie. Efektywnośc energetyczną można osiągnąc poprzez nieprecyzyjne projektowanie obwod w dla określonej dziedziny aplikacji, znanej jako aplikacje odporne na blędy. W niniejszym artykule zaproponowano energooszczędną architekturę sumatora, kt ra osiąga ogromną poprawę zar wno pod względem mocy, jak i szybkości dzialania.Skutecznośc proponowanego sumatora jest oceniana poprzez implementację proponowanej i istniejącej architektury sumatora w programie MATLAB w celu oceny metryk blęd w oraz w programie Tanner w celu oceny metryk projektowych. Wyniki symulacji pokazują, że proponowany sumator znacznie zmniejsza moc, obszar i op źnienie jednocześnie przy niewielkiej utracie dokladności.

• Format: Paperback
• Language: Polish
• ISBN: 6207824113
• ISBN13: 9786207824113
• Release Date: May 2025
• Publisher: Wydawnictwo Nasza Wiedza
• Length: 52 Pages
• Weight: 0.18 lbs.
• Dimensions: 0.1" x 6.0" x 9.0"