Implementierung Einer Hochleistungsfähigen 32-Bit RISC Core Architektur [German]

By Chandra Shaker Arrabotu, D Ravi Chandan, M Rajani

In diesem Buch geht es um den Entwurf eines RISC-Prozessors mit Pipelining-Architektur. Das 5-stufige Pipelining wird verwendet, um die Geschwindigkeit der Operation zu verbessern. Die 5 Stufen sind Fetch, Decode, Execute, Memory und Write Back. Der Entwurfsprozess umfasst verschiedene stromsparende Techniken auf architektonischer Ebene, was beweist, dass diese Methoden effizienter sind als Back-End-Techniken zur Reduzierung des Stromverbrauchs. Eingebettete Prozessoren mit geringem Stromverbrauch werden in einer Vielzahl von Anwendungen wie Autos, Telefonen, Digitalkameras, Druckern und anderen Ger ten eingesetzt. Der Grund f r ihre breite Verwendung ist, dass sie klein sind, daher nicht viel Die-Fl che beanspruchen und kosteng nstig herzustellen sind. Eine geringe Leistungsaufnahme hilft, die W rmeabgabe zu reduzieren, die Batterielebensdauer zu verl ngern und die Zuverl ssigkeit des Ger ts zu erh hen.

• Format: Paperback
• Language: German
• ISBN: 6206245527
• ISBN13: 9786206245520
• Release Date: July 2023
• Publisher: Verlag Unser Wissen
• Length: 80 Pages
• Weight: 0.28 lbs.
• Dimensions: 0.2" x 6.0" x 9.0"