Implementazione Di Un'architettura Core RISC a 32 Bit Ad Alte Prestazioni [Italian]

By Chandra Shaker Arrabotu, D Ravi Chandan, M Rajani

Questo libro tratta della progettazione di un processore RISC utilizzando l'architettura pipelined. Il pipelining a 5 stadi viene utilizzato per migliorare la velocit delle operazioni. Le 5 fasi sono Fetch, Decode, Execute, Memory e Write Back. Il processo di progettazione comprende varie tecniche a basso consumo a livello architettonico, che dimostrano come questi metodi siano pi efficienti delle tecniche di riduzione del consumo di back-end. I processori embedded a basso consumo sono utilizzati in un'ampia gamma di applicazioni, tra cui automobili, telefoni, fotocamere digitali, stampanti e altri dispositivi simili. Il motivo del loro ampio utilizzo che sono di dimensioni ridotte, quindi non occupano molta area dello stampo e sono economici da fabbricare. Il basso consumo energetico aiuta a ridurre la dissipazione di calore, ad allungare la durata della batteria e ad aumentare l'affidabilit del dispositivo.

• Format: Paperback
• Language: Italian
• ISBN: 6206245756
• ISBN13: 9786206245759
• Release Date: July 2023
• Publisher: Edizioni Sapienza
• Length: 80 Pages
• Weight: 0.28 lbs.
• Dimensions: 0.2" x 6.0" x 9.0"