Dwurdzeniowy procesor RISC z konfigurowalnym sprzętem wykorzystującym VERILOG [Polish]

By Ekta Aggrawal and Nishant Kumar

Książka ta przedstawia projekt i architekturę dynamicznie skalowalnego dwurdzeniowego procesora rurociągowego. Metodologia projektu polega na polączeniu dw ch procesor w, w kt rym dwa niezależne rdzenie mogą dynamicznie przeksztalcac się w większą jednostkę przetwarzającą lub mogą byc wykorzystywane jako odrębne elementy przetwarzające w celu osiągnięcia wysokiej wydajności sekwencyjnej i wysokiej wydajności r wnoleglej. Procesor oferuje dwa tryby dzialania. Tryb 1 to tryb wielozadaniowy do wykonywania strumieni instrukcji o mniejszej szerokości danych, tzn. każdy rdzeń może wykonywac operacje 16-bitowe indywidualnie. Wydajnośc w tym trybie jest lepsza dzięki r wnoleglemu wykonywaniu instrukcji w obu rdzeniach, ale kosztem powierzchni. W trybie 2 oba rdzenie przetwarzające są polączone i dzialają jak jedna jednostka przetwarzająca o dużej szerokości danych, tzn. mogą wykonywac operacje 32-bitowe. Aby zrealizowac ten tryb, konieczna jest dodatkowa komunikacja między rdzeniami. Tryb ten może się dynamicznie zmieniac, dzięki czemu procesor ten może zapewnic wielofunkcyjnośc przy użyciu jednej konstrukcji. Projektowanie i weryfikacja procesora zostaly pomyślnie przeprowadzone przy użyciu języka Verilog na platformie Xilinx 14.1. Procesor zostal zweryfikowany zar wno w symulacji, jak i syntezie przy pomocy program w testowych.

• Format: Paperback
• Language: Polish
• ISBN: 6209235816
• ISBN13: 9786209235818
• Release Date: November 2025
• Publisher: Wydawnictwo Nasza Wiedza
• Length: 68 Pages
• Weight: 0.23 lbs.
• Dimensions: 0.2" x 6.0" x 9.0"