Desenho digital de SDRAM em Verilog

By Abhishek Kumar and Ritesh Singh

Para conceber uma mem?ria din?mica de acesso aleat?rio s?ncrono de 8 MB x 16 x 4-BAnk (SDRAM) (512 MB) utilizando a linguagem de descri??o de hardware Verilog, que pode ser utilizada em qualquer aplica??o baseada em mem?ria. Actualmente, os computadores, bem como outros sistemas electr?nicos que requerem grandes quantidades de mem?ria, utilizam DRAMs para mem?ria central. Devido ? estrutura ?nica da c?lula transistor da DRAM, redes de mem?ria extremamente densas podem ser constru?das num ?nico dispositivo ocupando uma ?rea de ocupa??o relativamente pequena. A DRAM convencional ? controlada de forma ass?ncrona, exigindo que o projectista do sistema insira manualmente os estados de espera para cumprir as especifica??es do dispositivo. O tempo de sincroniza??o depende da velocidade da DRAM e ? independente da velocidade do bus do sistema. S?o estas limita??es de sincroniza??o que levaram ao desenvolvimento da SDRAM. A SDRAM ? em grande parte uma DRAM r?pida com uma interface s?ncrona de alta velocidade. Sinais de entrada/sa?da e controladores s?o sincronizados com um rel?gio externo, tornando novas op??es dispon?veis para o projectista. Circuitos de interface simplificados e alta largura de banda de transmiss?o de dados podem ser obtidos usando SDRAM sobre DRAM convencionais.

• Format: Paperback
• Language: Portuguese
• ISBN: 6205313839
• ISBN13: 9786205313831
• Release Date: October 2022
• Publisher: Edicoes Nosso Conhecimento
• Length: 52 Pages
• Weight: 0.20 lbs.
• Dimensions: 0.1" x 6.0" x 9.0"