Conception d'un réseau sur puce optimisé en latence [French]

By Mohamed Fehmi Chatmen

Afin de connecter les diff rents composants dans une puce, le r seau sur puce a supplant le bus pour les applications complexes n cessitant une large bande passante. Plusieurs travaux de recherches ont essay de d velopper ces r seaux. On value le r seau l'aide de crit res de performances tels que la latence moyenne, la surface en silicium requise, la puissance consomm e et les qualit s de services pr sent s. La topologie la plus adopt e par la plupart des travaux de recherche est la topologie MESH 2 dimensions mais cette topologie a montr des insuffisances surtout dans le cas d'un r seau de taille limit e. Ces insuffisances pourraient tre contourn es par la nouvelle technologie des circuits int gr s 3 dimensions. Toutefois cette technologie a aussi montr ses limites au niveau de la technologie de fabrication d l'emploi massif des TSV (Through SiliconVia) n cessaires la communication inter- couches. Ces derniers ne peuvent tre utilis s qu'en nombre bien limit . On a propos , dans ce livre, une nouvelle topologie du r seau, bas e sur les routeurs virtuels en deux versions. Elle est bas e sur la notion des routeurs virtuels, pouvant jouer le m me r le qu'un r seau sur puce.

• Format: Paperback
• Language: French
• ISBN: 6138478355
• ISBN13: 9786138478355
• Release Date: April 2019
• Publisher: Editions Universitaires Europeennes
• Length: 136 Pages
• Weight: 0.46 lbs.
• Dimensions: 0.3" x 6.0" x 9.0"