Conception d'additionneur à faible consommation d'énergie pour VLSI [French]

By Bhagwat Kakde and Manish Jain

Cet ouvrage propose un additionneur approximatif conome en nergie qui permet une addition faible consommation d' nergie et haute performance sans d gradation importante de la qualit . L'additionneur propos introduit une logique approximative efficace en termes de surface qui est utilis e pour additionner les bits les moins significatifs de l'additionneur. L'efficacit de l'additionneur est analys e par rapport aux additionneurs pr cis et approximatifs bien connus en les impl mentant sur Tanner et MATLABT Le principal d fi de la technologie VLSI moderne est l'efficacit nerg tique due l'augmentation des fonctionnalit s sur une seule puce. L'efficacit nerg tique peut tre atteinte en concevant des circuits impr cis pour un domaine sp cifique d'applications connues sous le nom d'applications tol rantes aux erreurs. Cet article propose une architecture d'additionneur conome en nergie qui permet d'am liorer consid rablement les performances en termes de puissance et de vitesse.L'efficacit de l'additionneur propos est valu e en mettant en oeuvre l'architecture d'additionneur propos e et existante sur MATLAB pour valuer les mesures d'erreur et sur Tanner pour valuer les mesures de conception. Les r sultats de la simulation montrent que l'additionneur propos r duit consid rablement la puissance, la surface et le d lai simultan ment une faible perte de pr cision.

• Format: Paperback
• Language: French
• ISBN: B0FBJT9BRL
• ISBN13: 9786207824106
• Release Date: May 2025
• Publisher: Editions Notre Savoir
• Length: 52 Pages
• Weight: 0.18 lbs.
• Dimensions: 0.1" x 6.0" x 9.0"