Conception D Un Routeur Pour Les Architectures Réseaux Mono-Puce 3D [French]

By Ben Jemaa Mohsen and JEMAA-M

Les interconnexions globales representent aujourd'hui un problemes dans la conception des systemes multiprocesseur sur puce (MPSoC pour Multiprocessor System-on-Chip) de haute performance. Les chercheurs des systemes embarques sont a la recherche des solutions des architectures de communications on-chip a faible cout materiel, grande fiabilite et predictibilite. Une des solutions en vue prevoit l'utilisation des reseaux d'interconnexions bases sur l'echange de paquets de donnees, appeles aussi Networks-on-Chip (NoCs). Il pourrait a terme apporter des solutions au niveau de la conception et des performances pour faire face a la complexite des systemes sur puces de grande dimension. C'est dans ce cadre que s'inscrit notre travail. En effet, il s'agit de modeliser, concevoir et valider un routeur a QoS pour une architecture NoC 3D predefinie. Deux modelisations de ce routeur ont ete realisees. L'une dans le langage VHDL au niveau RTL (Register Transfer Level) et l'autre dans le langage SystemC au niveau dit TLM-T (Transaction Level Modeling with Time). La validation du fonctionnement de l'architecture du routeur est proposee dans un reseau sur puce a topologie 3D-Mesh."

• Format: Paperback
• Language: French
• ISBN: 6131540012
• ISBN13: 9786131540011
• Release Date: February 2018
• Publisher: Omniscriptum
• Length: 116 Pages
• Weight: 0.40 lbs.
• Dimensions: 0.3" x 6.0" x 9.0"