Architetture aritmetiche approssimate efficienti in area CMOS [Italian]

By Vijeyakumar Krishnasamy Natarajan, Kalaiselvi Sundaram, Hamsathvani Gurunathan

Il calcolo approssimato fornisce una soluzione alternativa per ridurre il consumo energetico degli attuali dispositivi DSP ad alte prestazioni. Le tecniche convenzionali di moltiplicazione e addizione consumano molta energia. In questo breve lavoro si esamina la progettazione di unit aritmetiche approssimate per applicazioni di elaborazione del segnale. In primo luogo viene proposto un sommatore approssimato modificando la logica della cella sommatore completa di base. La cella adder proposta ha un numero di transistor inferiore rispetto a un approccio simile recente. Successivamente, viene progettato un moltiplicatore approssimato a basso errore utilizzando il rilevamento del lead one e selezionando n/2 bit per un ingresso di n bit. Il moltiplicatore approssimato a n/2 bit proposto si comporta bene in termini di errore e potenza rispetto a un approccio simile recente. Inoltre, le unit approssimate sono implementate in un'unit Multiply-Accumulate (MAC). L'unit MAC approssimata proposta offre un miglioramento significativo in termini di potenza, area e ritardo, a costo di un lieve peggioramento dell'accuratezza. Infine, l'unit MAC proposta viene implementata in un'applicazione di filtraggio per verificarne la funzionalit .

• Format: Paperback
• Language: Italian
• ISBN: 6208300932
• ISBN13: 9786208300937
• Release Date: November 2024
• Publisher: Edizioni Sapienza
• Length: 56 Pages
• Weight: 0.21 lbs.
• Dimensions: 0.1" x 6.0" x 9.0"