Analyse de diverses structures DCVSL et mise en oeuvre d'un additionneur complet [French]

By Subhrajit Roy

La logique diff rentielle commutateur de tension en cascade (DCVSL) est une technique de circuit CMOS qui pr sente des avantages potentiels par rapport la logique NAND/NOR conventionnelle en termes de dissipation de puissance, de retard de circuit, de densit d'agencement et de flexibilit logique. Dans cet article, une comparaison d taill e de toutes les structures DCVSL est fournie, y compris l'impl mentation d'un circuit additionneur complet l'aide de ces structures DCVSL, qui comprennent la DCVSL statique, la DCVSL dynamique et la DCVSL modifi e. L'analyse des performances est effectu e dans la technologie CMOS Cadence Virtuoso 90nm. L'analyse de toutes ces structures DCVSL est suivie par l'impl mentation d'un additionneur complet. Les additionneurs sont les l ments constitutifs des syst mes informatiques. Les syst mes informatiques num riques utilisent largement les op rations arithm tiques. L'addition est une op ration arithm tique n cessaire, qui est galement la racine d'une op ration arithm tique telle que la multiplication. De m me, en ajoutant une autre porte XOR, la cellule de base de l'additionneur peut tre modifi e pour fonctionner comme un sous-tracteur, qui peut tre utilis pour la division. Par cons quent, la cellule de l'additionneur complet 1 bit est le bloc ultime et simple d'une unit arithm tique d'un syst me. La cellule de base de l'additionneur complet 1 bit doit donc tre am lior e, tout comme les performances des circuits num riques.

• Format: Paperback
• Language: French
• ISBN: 620794321X
• ISBN13: 9786207943210
• Release Date: August 2024
• Publisher: Editions Notre Savoir
• Length: 76 Pages
• Weight: 0.27 lbs.
• Dimensions: 0.2" x 6.0" x 9.0"